台积电方形玻璃基板封装计划启动：CoPoS能否突破AI芯片面积上限？

在AI算力需求持续攀升的背景下，先进封装的芯片系统面积正面临物理极限的严峻考验。台积电主流的CoWoS-L方案（局部硅桥+有机RDL）在面对更大面积需求时，已出现翘曲加剧、工艺复杂度上升及物理上限承压等问题。产业链正加速向一项新技术迁移。

华泰证券研报揭示，台积电已启动CoPoS（Chip on Panel on Substrate）方形玻璃基板封装技术的试产线建设，计划2026年6月完成。这标志着大芯片封装正式进入“化圆为方”的新阶段。与传统圆形硅中介层不同，玻璃面板可突破晶圆尺寸束缚，将封装面积做大；同时具备信号损耗低、热膨胀系数可调至与硅匹配、TGV深宽比达50:1（远超硅通孔的10:1）等优势。据TrendForce信息，苹果也已开始测试三星玻璃基板用于AI封装，产业迁移已实质性启动。

台积电2026年北美技术论坛公布的路线图勾勒出明确的扩张轨迹：2024年先进封装面积为3.3个光罩，2027年达9.5个，2028年目标14个光罩（约12000平方毫米），2029年冲击40个以上。英伟达、谷歌TPU、苹果M-Ultra等AI巨头的大芯片需求是核心驱动力。这意味着玻璃基板、TGV（玻璃通孔）及RDL（重布线层）设备驱动的增量市场正在加速形成。虽然台积电大规模量产可能要到2028年，但在IC载板、CPO等非中介层应用领域，落地速度或将超出市场预期，相关设备与材料供应商有望率先受益。